چکیده:
ایده شبکه بر روی تراشه از سیستم های توزیع شده و شبکه های کامپیوتری با هدف اتصال ساخت یافته و قابل توسعه اجزای روی تراشه در نظرگرفته شده است. در حال حاضر طراحیهای تجاری از ۱۰ تا ۱۰۰ بلوک کاربردی و ذخیرهسازی تعبیه شده در یک سیستم واحد بر روی یک تراشه (SOC) ادغام میشوند و به احتمال زیاد در آینده نزدیک تعداد آنها افزایش قابل توجهی خواهد داشت. تقاضای مخابراتی این مولتی پروسسور بزرگ SoCs با ظهور الگوی شبکه بر روی یک تراشه پدید آمده است. در پروسههای deep sub-micron (DSM) VLSI تضمین ساخت صحیح با بازده قابل قبول بدون استفاده از روش های طراحی که وجود ذاتی خطاهای تولید را در نظر بگیرد، دشوار است.در این مقاله در موضوع اول به تحقیق پیرامون سبک اجرایی همبسته با طرحهای مسیریابی تطبیقی در محصولات NoC میپردازیم.در موضوع دوم توپولوژی جدیدی برای شبکه های روی تراشه ارائه شده است که بهبود یافته توپولوژی مش قطری می باشد و باعث افزایش کارآیی و کاهش تاخیر نسبت به شبکه مش می شود.

واژگان کلیدی: شبکه بر روی تراشه ، الگوریتم مسیریابی ، مش قطری ، تحمل پذیری خطا

-۱ مقدمه

ایده ادغام اجزا زیادی از یک سیستم کامپیوتر بر روی یک تراشه واحد از مینیاتورسازی بسیاری از دستگاه های قابل حمل و افزایش قابلیت های محاسباتی آنها میآید. این امکان از این درجه بالا از ادغام منجر به مفهوم سیستم بر روی تراشه((SoC شده است. با افزایش پیچیدگی SoC ارتباطات میان بلوکهای (Intellectual Property) IP سازنده به چالش مهمی تبدیل

میشود. در این مقاله، (NoC)

[ ]به عنوان الگوی طراحی امیدوار کنندهای برای جایگزینی سیستم های bus-based متداول ظاهر میشود. در موضوع اول

۱

برای بهبود قابلیت اطمینان SoCs چند هسته، زیرساخت های اتصال آنها باید به نحوی طراحی شوند که خطاهای طول عمر و ساخت، قابل تحمل باشند. این خطاهای جبرانناپذیر بر روی رفتار تولیدات NoC تاثیر گذاشته و در نتیجه عملکرد سیستم را کاهش میدهد. بنابراین دستیابی به ارتباطات متحمل خطا بر روی تراشه در حضور چنین خطاهای دائمی به طور فزایندهای اهمیت مییابد. ما در این موضوع، کاربرد روش مسیر یابی تطبیقی را در زیرساخت های ارتباطات NoC بررسی کردیم که به ما کمک میکند از خطوط/گرههای خطای دائمی در حین ارتباط میان یک جفت از گرههای مبدا و مقصد اجتناب ورزیم.در موضوع دوم اشاره می شود که طراحی ساختار ارتباطی بر پایه سیم بندی مستقیم نمی تواند قابلیت گسترش زیادی داشته

باشد و از جنبه افزایش اجزا تشکیل دهنده تراشه محدودیت ایجاد می کند.برای حل این مسئله یک توپولوژی جدید که بهبود یافته مش قطری می باشد ارائه می گردد.در این مقاله ابتدا تحقیقات انجام شده در گذشته مورد بررسی قرار می گیرد.سپس شرح مسئله و الگوریتم های ارائه شده داده می شود.پس از آن نتایج شبیه سازی و آزمایشات ذکر گردیده و در پایان نتیجه گیری می کنیم.

-۲ فعالیت های گذشته

:۲-۱ الگوریتم اول

با مقیاس گذاری تکنولوژی، تولرانس خطای زیرساخت ارتباطات به چالشی کلیدی در طراحی NoCها تبدیل میشود. اگرچه تحقیقات NoC سرعت قابل توجهی دارند، جنبهای از تولرانس خطا به میزان کافی مشخص نشده است. تحقیقات NoC اولیه ابتدائا بر الگوریتمهای مسیر یابی قطعی متمرکز بودند، اما برای ساخت تولرانت خطای سیستم به تطبیق مکانیزمهای مسیر یابی پیچیدهتری نیازمندیم. در مرجع[۶] برای رسیدن به تولرانس خطا درمعماریهای NoC ، الگوی ارتباطات تصادفی پیشنهاد شدهاست. هستههای تعبیهشده با استفاده از پخش احتمالی ارتباط برقرار میکنند: بسته دادهها به یک گره که به صورت رندوم در همسایگی انتخاب شده فرستاده شده تا شبکه ورودی از آن آگاه شود. اگرچه این روش بسته را با سرعت پخش به صورت نمایی سریع پخش میکند، این روش به مصرف انرژی قابل توجهی به منظور دستیابی به عملکرد بالاتر سیستم با افزایش احتمالی انتقال نیاز دارد. علاوه بر آن یک بسته حتی اگر به مقصد برسد، انتشار را ادامه میدهد مگر اینکه پارامتر Time-(TTL)To-Live به صفر برود. به عنوان نتیجه، منابع شبکه معتبر در ارسال پیام دریافتی موفقیت آمیز مکررا بجای اطلاعات جدید مفید، مشغول نگهداشته شدهاند. در [۷] نویسندگان پروتکل شایعات تصادفی را از [۶] برای تعیین تولرانس خطا در NoCها بکار گرفتند. عملکرد الگوریتم های مختلف مسیریابی تصادفی یعنی جاری شدن مستقیم، جاری شدن احتمالی و گردش تصادفی در سناریو NoC مورد بررسی قرار گرفت.

۲

محدودیت اصلی این الگوریتمها این است که انها میتوانند فقط یک سرعت تزریق ترافیک بسیار کم را تحمل کنند. این مساله به خاطر این حقیقت رخ میدهد که نسخه های متعدد از یک پیام واحد برای بهبود نرخ موفقیت آمیز رسیدن داده ها، به شبکه تزریق میشود. طراحی یک انطباق پشتیبان مسیریاب تاخیر کم برای اتصالات بر روی تراشه در [۳] توصیف شده است. اما نویسندگان کمیت معینی برای عملکرد NoC با افزایش تعداد خطاها ندارند. مدل چرخش یک الگوریتم مسیریابی تطبیقی جزیی شناخته شده است که به صورت گسترده برای محیطهای مولتی پروسسور مورد بررسی قرار گرفته است ۵]و.[۴