چکیده

در این مقاله یک اسیلاتور وابسته به ولتاژ از نوع حلقوی با رنج تنظیم فرکانسی وسیع و نویز فاز پایین در تکنولوژی ۰٫۱۸ µm CMOS ارائه می گردد. برای افزایش رنج تنظیم فرکانسی در این اسیلاتور از دو تکنیک بطور همزمان استفاده شده است. این دو تکنیک شامل کنترل جریان و بایاس مستقیم کردن بدنه ی ترانزیستورهای کنترل می باشد. نشان داده می شود که با بایاس کردن بدنه ی ترانزیستور کنترل، رنج تنظیم فرکانسی افزایش قابل توجهی می یابد. بعلاوه، با افزودن یک سلف در بدنه ی ترانزیستور کنترل نشان می دهیم که علاوه بر افزایش رنج تنظیم فرکانسی، نویز فاز نیز کاهش چشمگیری خواهد یافت. نویز فاز برای این مدار در فرکانس آفست ۱MHz برابر -۹۰ dBc/Hz و رنج تنظیم فرکانسی ۲-۱۴ GHz می باشد.

کلمات کلیدی: اسیلاتور وابسته به ولتاژ، اسیلاتور حلقوی، نویز فاز، رنج فرکانسی وسیع

مقدمه

سرعت عملکرد صنعت الکترونیک دیجیتال روز به روز در حال افزایش می باشد. تولید کننده های پالس قلب همه ی مخابرات دیجیتال و منطق دیجیتال می باشند. فرکانس تولید کننده ی پالس سرعت عملکرد مدار دیجیتال را تعیین می کند. هرچه فرکانس بالاتر باشد مدار دیجیتال سریعتر عمل می کند. نویز فاز تولید کننده ی پالس نیز قابلیت اطمینان عملکرد مدار را تعیین می کند. سیستم حلقه ی قفل فاز فاز پالس تولید شده با (Voltage Controled VCO Oscillator) را با یک مرجع پایدار مقایسه می کند و باعث بهبودی نویز فاز می گردد .(Wei Li and Kwok-Keung M. Cheng , 2013) در یک سیستم (Phase Locked Loop) PLL چهار ماژول اصلی وجود دارد که شامل یک آشکار ساز فرکانس فاز ، یک فیلتر حلقوی، یک VCO ، و یک مقسم فرکانسی می باشد. شکل ۱ بلوک دیاگرام یک سیستم PLL را نشان می دهد.

شکل -۱ بلوک دیاگرام یک سیستم PLL

اسیلاتور یک سیگنال نوسانی تولید می کند، که فرکانس این نوسان سپس توسط مقسم فرکانسی کاهش یافته و نوسان جدیدی با فرکانس پایین تری تولید می شود. فاز فرکانس تقسیم شده توسط PFD اندازه گیری می شود و با یک فاز مرجع مقایسه می شود. فیلتر نیز سایر مولفه های فرکانسی و هارمونیک ها را

×اولین همایش ملی پیشرفت های تکنولوژی در مهندسی برق، الکترونیک و کامپیوتر

First National Conference of Technology Developments on Electronical, Electronics and Computer Engineering×
. . . W W W . T D E C O N F . I R . . .

حذف می کند و یک ولتاژ کنترل تولید می کند که به VCO برگشت داده می شود تا فرکانس خروجی را تنظیم نماید. قلب یک سیستم PLL اسیلاتور آن می باشد. اسیلاتور نه تنها فرکانس کار را تعیین می کند بلکه قابلیت اطمینان و عملکرد آن را نیز تعیین می نماید. بدلیل فرکانس کار بالا، اسیلاتور و مقسم فرکانسی مشکل ترین بلوک های موجود در سیستم PLL می باشند. در این مقاله به طراحی VCO می پردازیم تا یک نوسان با فرکانس بالا و در عین حال رنج فرکانسی وسیع و کمترین نویز فاز ممکن تولید کند تا بتواند در یک سیستم PLL استفاده شود.

اسیلاتور حلقوی پیشنهادی

روشی که در اینجا پیشنهاد شده است بر این اساس است که ولتاژ بالک را برای تغییر جریان تغییر می دهد و بدین ترتیب رنج وسیعتری از کنترل ولتاژ گیت می تواند حاصل شود. در اینجا از اسیلاتور حلقوی سه طبقه با روش کنترل جریان استفاده می شود. اگرچه می توان از تعداد طبقات بیشتری استفاده کرد، اما این کار باعث کاهش فرکانس نوسان شده و مصرف توان را بالا می برد. شکل ۲ یک طبقه از اسیلاتور حلقوی را نشان می دهد. در اینجا برای اینکه منبع جریان در رنج وسیع تری تغییر کند، علاوه بر کنترل ولتاژ گیت، ولتاژ بالک نیز مورد استفاده واقع شده است. ولتاژ بالک ترانزیستور PMOS باید بگونه ای کنترل شود که پیوند سورس-بالک در بایاس معکوس باقی بماند. برای تضمین این موضوع، پیوند سورس-بالک تا بیش از ۰٫ ۵ V بایاس مستقیم نمی شود. بنابراین، جریان بالک بسیار ناچیز خواهد بود. ترانزیستور اضافی M10 برای کنترل بهتر ولتاژ بالک و کاهش اثرات بارگذاری در ولتاژهای کنترل اضافه شده است. برای داشتن سیکل کاری مناسب باید نسبت ابعاد ترانزیستور نوع n حدودا برابر ابعاد ترانزیستور نوع p انتخاب شود. شکل ۳ نمودار ولتاژ درین برحسب ولتاژ گیت برای یک طبقه ی تاخیر را به ازای ولتاژ کنترل Vc=0.5 V نشان می دهد.

مدار اسیلاتور سه طبقه در شکل ۴ نشان داده شده است. فرکانس نوسان می تواند با استفاده از جریان شارژ و خازن های ترانزیستور محاسبه گردد. فرکانس نوسان این اسیلاتور از رابطه ی زیر محاسبه می گردد.

 ۲ w ۱  ۱

(۱)   VTHp Vin VDD  p  K  f osc 

 lp 2 
 ۶CloadVDSn 

(۲)   ۲  V  ۲   V  V

 
 f sb f  TH 0 p THp

این معادله نشان می دهد که فرکانس نوسان با افزایش ولتاژ کنترل کاهش می یابد.