چکیده: در این مقاله طراحی مقسم فرکانس تقسیم بر۲ با فرایندهای ۰٫۱۸µm و TSMC ارائه شده است. ساختار پیشنهادی بر پایه مقسم E-TSPC است و شکل های مختلف در گره خروجی از ورودی فرکانس بوسیله تغییر سطح DC سیگنال ورودی ساخته شده است. مقسم فرکانس قابل برنامه ریزی درحدود ۶٫۲۵GHz عمل کرده و بنابراین یک ولتاژ ورودی کلاک برای نتایج شبیه سازی اعمال می شود. توان مصرفی مدار کمتر از ۲۶۱µW با منبع ولتاژ تغذیه ۱٫۸V است. ولتاژ ورودی کلاک با فرکانس۶٫۲۵GHz برای ارائه نتایج شبیه سازی استفاده شده است واز نرم افراز Hspice برای ترسیم آرایش (طرح) و تجزیه وتحلیل مدار پیشنهادی استفاده شده است.

کلمات کلیدی: حلقه قفل فاز، مقسم فرکانس ، مقسم E-TSPC ، تکنولوژی۰٫۱۸µm CMOS

-۱ مقدمه

با توسعه سیستم های ارتباط بی سیم، مطالعات روی مدارهای مخابراتی انجام شده و سازه های وابسته توجه زیادی را به خود جلب کرده است. چالش های اصلی قیمت کم، ولتاژ پایین و توان کم است که این قابلیت ها به منظور صرفه اقتصادی در مقادیر زیاد با هم ادغام شده اند. اخیراً، تأکید اضافی بر روی ادغام بخش های ناهمگن فرستنده گیرنده مخابراتی سازمان یافته وجود دارد. فرستنده و گیرنده جدید در بیش از یک طیف گسترده فرکانسی عمل می کند.[۱] حلقه قفل فاز((PLL یکی از قسمت های اصلی گیرنده فرستنده ها است. حلقه های قفل فاز اغلب در ترکیب کننده فرکانس برای تولید یک سیگنال

نوسانی محلی ورودی با تبدیل بالاتر از فرستنده و تبدیل پایین تر از

گیرنده مورد استفاده قرار می گیرد. همچنین برای تولید اسیلاتورهای فرکانس بالا در ترکیب کننده سیستم های مخابراتی جدید استفاده می شود.[۲] یک ترکیب کننده PLL شامل چهار قسمت است: -۱آشکار ساز فاز -۲ ( PD) فیلتر حلقه(-۳ ( LF نوسان ساز کنترل شده ولتاژ(-۴ (VCO مقسم فرکانس(.[۳](FD

در ترکیب کننده PLL ، مقسم فرکانس یکی از بخش های مهم است که در مقایسه با دیگر قسمت ها توان زیادی را مصرف می کند. مقسم های TSPC در مقایسه با مقسم های منطق حالت جریان CML

مصرف توان کمتری دارند، اما این مقسم ها در محدوده فرکانس پایین تری کار می کنند. با رشد روز افزون تکنولوژهای CMOS بهبود سرعت یک جزء باعث می شود گیت های منطقیTSPC جایگزین

۳۱۲۵

CML در فرکانس های بالاتری کار کنند. با رشد روز افزون یک ساختار همزمان که شامل فلیپ فلاپ D و گیت های منطقی اضافه

شده است. از آنجا که گیت های منطقی بیشتر میان فلیپ فلاپ برای رسیدن به دو نرخ تقسیم مجزا به هم اتصال داده می شوند، سرعت پری اسکالر تحت تأثیر قرار گرفته و توان سوئیچینگ افزابش می یابد. طراحی های سرعت بالا و متعارف فلیپ فلاپ متکی بر تقسیم به وسیله شمارنده در لچ های منطقی حالت جریان CML استفاده می شود و بنابراین این طراحی ها شکل خازن بزرگ بار را دارند که نه تنها فرکانس کاری و توانایی در این جریان را محدود می سازد بلکه مصرف توان کل را افزایش می دهد. فلیپ فلاپ متکی بر تقسیم به وسیله شمارنده برای تنظیم فلیپ فلاپ های منطقی پویا (دینامیک) مانند TSPC طراحی می شوند. طراحی ها را می توان با استفاده از فلیپ فلاپ های E-TSPC برای اجزای سرعت بالاوتوان مصرفی کمتر بیشترگسترش داد. طراحی های E-TSPC فاقدساختاراستاتیک ترانزیستور است به طوری که تمام ترانزیستورها فاقد اثر بر بدنه هستند. بنابراین طراحی بیشتر مناسب کاربردهای فرکانس کاری بالا با ولتاژ تغذیه پایین است.[۴]

در این مقاله، مقسم فرکانستقسیم بر۲ سرعت بالاو توان مصرفی پایین با تکنولوژی ۰٫۱۸µm CMOS و فرآیندهای TSMC ارائه شده است. ساختار پیشنهادی در حدود ۶GHz و بالاتر عمل کرده و توان مصرفی با ولتاژ تغذیه ۱٫۲V فوق العاده پایین است.مقسم فرکانس قابل برنامه ریزی دارای نویز خطی در گره خروجی است که تاثیری بر عملکرد مدار ندارد. تاثیرولتاژ ورودی کلاک و خازن بار ۱pF روی مدار E-TSPC

بررسی شده و ساختار جدیدی با توجه به این شرایط ارائه شده است. این ساختار مناسب برای ترکیب کننده های فرکانس با دقت بالا و توان مصرف پایین در ارتباط بی سیم است.

-۲ بررسی و تجزیه و تحلیل E-TSPC

شکل۱ مقسم فرکانس E-TSPC تقسیم بر۲ نشان می دهد. که شامل ۶ ترانزیستور، سه ترانزیستورPMOS با نشانه های MP1

،MP2 و MP3 و سه ترانزیستور NMOS با نشانه های MN1 ، MN2و MN3 است. نسبت ابعاد ماسفت ها در این نوع (فلیپ فلاپ ) بسیار مهم است. درین PMOS و NMOS به هم متصل شده است.

شکل- ۱ مقسم فرکانس E-TSPC تقسیم بر۲

ورودی کلاک (CLK) و خروجی Q در شکل ۱ نشان داده شده است. مدار در حالت پری شارژ و ارزیابی عمل می کند. در حالت پری شارژ،

قبل از ورود به لبه پایین رونده کلاک، کلاک بالا بوده و مقدار پایین را دارد. گره X کاهش یافته و هنگامی که نسبت MP1 ازMN1

بزرگتر باشد Y مقدار بالایی دارد. در لبه پایین رونده کلاک، MN1 و

MN2 در ناحیه قطع عمل می کنند. MP1 هنوز متصل است، بنابراین

خروجی Q سریعتر از گره شارژ می شود و در ناحیه قطع شده باقی
می ماند بنابراین در حالت پری شارژ(قبل از شارژ)، گره کاهش داشته
در حالیکه مقادیر بالایی دارند.
در حالت ارزیابی، MN1 وMN2 به لبه بالا رونده کلاک متصل

هستند. هر دو ترانزیستور MN1 و MP2 متصل اند و در ناحیه خطی

۳۱۲۶

عمل می کنند و گره Yسریعاً شارژ (تخلیه) می شود. هنگامی که

MP2 روشن است برای عملکرد مناسب روی گره X نیاز به ولتاژ پایین است ونسبت MN2لزوماً باید بزرگتر از باشد. بر این اساس باید نسبت MP2 کمتر از ۳٫۳ باشد،MN3 در ناحیه قطع باقی می ماند و مقدار خروجی خود را بالا نگه می دارد. به طور مشابه نسبت MN3

باید از MP3 بزرگتر باشد و نسبت MP1 باید از MN1 بزرگتر باشد.[۵]